잡다한 지식

이번 시간은 RISC의 특징을 정리하는 내용입니다.

1.단순 명령어 : 하나의 사이클내에서 실행하여 실행속도가 빠릅니다.

CPU 레지스터의 종류 및 과정 간단히 정리하는 내용을 가지겠습니다.

 1) PC (Promgram counter) : 다음에 실행할 명령어의 주소를 보관합니다.

 2) IR (Instruction Register) : 가장 최근에 인출된 명령어를 보관합니다.

 3) ACC (누산기) : 데이터를 일시적으로 보관 합니다.

 4) MAR (Memory Address Register): 프로세스가 메모리에 접근하기 위해 참조하려는 데이터의 주소를 명시합니다.

 5) MBR (Memory Buffer Register): 프로세서가 메모리로부터 읽거나 메모리에 지정할 데이터를 보관합니다.

 1) 적재 과정 ( 메모리 -> CPU)

   a. 프로세서가 데이터가 있는 메모리의 주소를 MAR에 보냅니다.

   b. MAR이 지정하는 메모리 주소 데이터를 MBR에 저장합니다.

   c. 프로세서가 MBR 데이터를 읽습니다.

 2) 저장 과정 ( CPU -> 메모리)

   a. 프로세서가 데이터를  저장할 메모리 주소를 MAR에 보냅니다.

   b. 프로세서가 MBR의 데이터를 읽습니다.

   c. 메모리가 MAR 지정 위치에 해당되는 MBR 데이터를 저장합니다.

이번 회차는 암달의 법칙을 간단히 정리하는 내용입니다.

1. 암달의 법칙 : 시스템 일부를 개선하더라도, 개선되지 않는 부분이 있다면,

                          아무리 개선하더라도 최대 효율이라는 것이 존재한다. 따라서, 개선되지 않는 부분의 최소화를 목적)

  개산 방법 

   m1 : 기존 작업효율 

   m2 : 개선된 후 작업 효율

   f: 적용되는 자원 

   n: 개선된 배율

조건 : 시스템의 효율에 영향을 받는 자원은 80%이며, 하드웨어 개선으로 2배 개선되는 경우

계산 식: 

※ 영향 받는 부분을 무한대로 조건을 주더라도, 영향을 받지 않는 부분이 50%로 가정한다면,

    계산식에 따라, 그 성능은 2배를 넘지 못합게 됩니다.

하드웨어 아키텍처는 폰 노이만의 병목현상을 해결한 아키텍처를 말합니다.

# 폰노이만 병목현상 : 순차적인 명령어 처리 방식에서, 하나의 버스의 구조를 가지고 있어,

                                   CPU 명령어와 데이터에 동시 접근 할 수 없는 단점으로 인해 지연시간이 생기는 것을 말합니다.

1.하버드 아키텍처

  1) 메모리 2개를 분할하여 명령어와 데이터를 별도의 메모리에 지정을 합니다.

  2) CPU와 제어장치와 연산장치를 별도의 버스로 각각 연결하여 명령어와 데이터를 병렬로 인출합니다.

  ※ 단점으로는, 빠른 처리방식과 두 개의 버스를 이용한다는 점에서,

       어쩔 수 없이, 더 많은 하드웨어적 자원이 필요합니다.

1. 폰노이만 아키텍처

 :  기존 고정적 결선식의 컴퓨터 형식 (하드웨어 중심) 에서 

     내장식 컴퓨터의 시초로 개발된 이론입니다.

    -, 프로그램만 변경하면 데이터를 다양하게 제어 및 처리하는 현재의 컴퓨터 이론의 기본 개념입니다.

          = SW 탄생

이번 시간은 컴퓨터 구조를 간단하게 설명하는 시간을 가지도록 하려 합니다.

1. 컴퓨터 : 하드웨어 + 소프트웨어

  1) 기능

    ㄱ. 입력

    ㄴ.  처리

    ㄷ. 저장

    ㄹ.  출력 

3. 단위 

   ㄱ. Byre : 컴퓨터 정보의 기본 단위 

   ㄴ. word : 중앙 처리 장치에서 한 번에 처리할  수 있는 비트의 집합

4. HW 

 1) 중앙 처리 장치 (=MicroProcessor)

  ㄱ. 연산장치

  ㄴ. 제어 장치

  ㄷ. 레지스터

  ㄹ. CPU 내부 버스

 2) 기억 장치 

   ㄱ. 레지스터

   ㄴ. 캐시 메모리

   ㄷ. 메인 메모리

   ㄹ. 보조기억 장치

위로 갈수록 속도 증가, 하지만 아래로 갈수록 용량이 많아지는 특징이 있습니다. 

  3) 주변 장치

   ㄱ. 출력 장치

   ㄴ. 입력 장치

   ㄷ. 저장 장치

 4) 기타 하드웨어 

  ㄱ. 버스 

    a. 데이터 버스 : CPU와 메인메모리, 주변 장치 사이에 데이터를 전송하는 배열의 집합입니다.

    b. 주소 버스    : CPU와 시스템구성요소를 식별하기 위한 주소 정보를 전송하는 버스입니다.

    c. 제어 버스    : CPU가 시스템 구성요소의 동작을 제어하는데 사용됩니다.

5.  SW

 1) 시스템 소프트웨어

2) 응용 소프트웨어 

AVR 128에서 MCU 내부의 플래쉬 메모리와 EEPROM 에 HEX파일을 읽기 / 쓰기 할 수 있다.

기본 준비물 (MAI-ISP-STK500)

설치 방법

1.케이블을 AVR128 ISP 포트에 연결합니다.

2. MAI-ISP-STK500 10PIN 포트를 케이블과 연결 합니다.

3. MAI-ISP-STK500 와 PC 의 USB 포트와 연결합니다.

ATmegar128 의 특징을 정리하는 회차입니다.

방식 : RISC

 1) 비트 수 : 고성능 저소비, 전력형 8비트 형식으로 이루어져 있습니다.

 2) 프로세서의 수행 속도 :  RISC 아키택처로, 16MHz에서 평균적으로 16MIPS 의 명령 처리 속도를 가지고 있습니다.

 3) 메모리

  ㄱ. 128KByte의 플래시 메모리가 있으며, ISP 방식으로 10,000번까지 프로그램을 지우고 다시 쓸 수 있습니다.

  ㄴ. 4KByte EEPROM : 100,000번까지 지우고 다시 쓸 수 있습니다.

  ㄷ. 4KB의 데이터 저장용 SRAM 이 있습니다.

  ㄹ. 외부에 약 60KB의 데이터 메모리 확장이 가능합니다.

 4) 입,출력 장치

  ㄱ. 53개의 I/O 포트가 있습니다.

  ㄴ. 독립적인 프리스케일러와 비교 모들를 갖는 8비트 타이머 및 카운터가 있습니다.

  ㄷ. 캡처 모드를 갖는 확장 16비트 타이머 및 카운트가 있습니다.

  ㄹ. 독립적인 오실레이터가 있는 실시간 카운터가 있습니다.

  ㅁ. 두 개의 8비트 PWM 채널이 있습니다.

  ㅂ. 2 ~ 16 비트로 프로그램 가능한 분해능을 갖는 여섯 개의 PWM 채널이 있습니다.

  ㅅ. 8채널 10비트 A/D  변환기가 있습니다.

  ㅇ. 바이트 기반의 2선 직렬 인터페이스가 있습니다.

  ㅈ. 두 개의 프로그램 작동이 가능한 직렬 USARTs가 있습니다.

  ㅊ. 마스터 - 슬레이브 모드를 갖는 SPI 직렬 인터페이스가 있습니다.

  ㅋ. 내장된 오실레이터로 구현된 프로그램 가능한 워치독 타이머가 있습니다.

  ㅌ. 내장된 아날로그 비교기가 있습니다.

5) 기타 정보

 -, 동작전원 : 4.5 ~ 5.5V